16位定点数字信号处理器
CLM320VC5402PGER10  正常供货
主要参数

先进的多总线体系结构,有三条独立的16位数据存储总线和一条程序存储总线

40位算术逻辑单元(ALU),包括一个40位桶式移位器和两个独立的40位累加器

17×17位并行乘法器与40位专用加法器耦合

用于非流水线的单周期乘积/累加(MAC)操作

比较、选择和存储单元(CSSU),用于Viterbi 操作符的累加/比较选择

在一个循环周期中,指数编码器用来计算一 个40位累加器的指数值

两个地址产生器,其带有八个辅助寄存器和 两个辅助寄存器算术单元(ARAUs)

具有总线保持功能的数据总线

具有1M×16位最大可寻址外部程序空间的

扩展寻址模式

4K×16位片上ROM(只读存储器)

16K×16位双址片上RAM(随机存储器)

单指令重复和块重复操作程序代码

块内存移动指令,用于高效的编程和数据管理

带有32位长的字操作数的指令

具有2/3操作数读取的指令

产品简介

启珑微电子(Chiplon)推出面向工业应用的数字信号处理器DSP,CLM320VC5402是先进的多总线体系结构,具有三条独立的16位数据存储总线和一条程序存储总线的16位定点数字信号处理器。直接PIN对PIN替代国际同类产品,无需更改电路板或系统软件,实现完全替代兼容。启珑微电子自有开发的测试方案进行测试,以确保出厂产品符合甚至优于原始规格书,支持工业级(-40℃ ~ 100℃)的工作温度。

芯片特点

先进的多总线体系结构,有三条独立的16位数据存储总线和一条程序存储总线

40位算术逻辑单元(ALU),包括一个40位桶式移位器和两个独立的40位累加器

17×17位并行乘法器与40位专用加法器耦合

用于非流水线的单周期乘积/累加(MAC)操作

比较、选择和存储单元(CSSU),用于Viterbi 操作符的累加/比较选择

在一个循环周期中,指数编码器用来计算一 个40位累加器的指数值

两个地址产生器,其带有八个辅助寄存器和 两个辅助寄存器算术单元(ARAUs)

具有总线保持功能的数据总线

具有1M×16位最大可寻址外部程序空间的

扩展寻址模式

4K×16位片上ROM(只读存储器)

16K×16位双址片上RAM(随机存储器)

单指令重复和块重复操作程序代码

块内存移动指令,用于高效的编程和数据管理

带有32位长的字操作数的指令

具有2/3操作数读取的指令

应用场合

智能扬声器

恒温器

数码听诊器

陆地移动无线电

可视门铃

功能框图
文档下载
  • *
  • *
  • *
  • *
  • *
  • *
  • *
  • *
  • *
  • *
  • *
  • *
完整和详细申请,可以更快通过审批;我们将在2个工作日内答复;所发出的样品运费自付。